SYHS-DRFMПлата высокоскоростного сбора и генерации сигналов

SYHS-DRFM — универсальная платформа высокоскоростного сбора и генерации сигналов, объединяющая один двухканальный высокоскоростной ЦАП, один двухканальный низкоскоростной АЦП и один двухканальный высокоскоростной АЦП, а также несколько шин связи и управления. Ядро ZYNQ выполняет фильтрацию, канализацию и децимацию. Для подсистемы PS предусмотрен 1 ГБ памяти, для PL — 2 ГБ. Также предусмотрены интерфейсы UART, RS422, GPIO и Ethernet.

Встроенные двухканальные тракты сбора сигналов с различными АЦП
Встроенный двухканальный высокоскоростной тракт генерации на ЦАП
Большой объём ресурсов ПЛИС
Память DDR3 большой ёмкости
Широкий набор шинных интерфейсов
Вход внешнего тактового сигнала
Интерфейс JTAG для отладки и дополнительной разработки

Запросить информацию

Характеристики Структурные схемы Указания по эксплуатации

ТЕХНИЧЕСКИЕ ДАННЫЕ

Технические характеристики

Характеристики соответствуют каталогу продукции. Конфигурацию и условия эксплуатации уточняйте у технических специалистов.

SYHS-DRFM Технические характеристики
Параметр	Характеристика / типовое значение
Параметры ЦАП
Выходная частота	Поддерживается 9kHz to 6GHz
Разрешение	16bit
Число каналов	Два независимых канала
Частота дискретизации	До 12.6 GSPS (настраивается)
SFDR	≤-83dBc@1.8G
Мощность выходного сигнала	-10dBm @ 50Ω (возможна точная подстройка)
Число каналов	2 каналов
Тип связи	Канал 1: связь по переменному току; канал 2: связь по постоянному току
Параметры высокоскоростного АЦП
Разрешение	14bit
Частота дискретизации	До 1.25 GSPS (настраивается)
SNR	60dBFS@375MHz，1GSPS
SFDR	70dBFS@375MHz，1GSPS
Число каналов	Два независимых канала
ENOB	9.6bit
Аналоговый вход (Ai)	1.46Vp-p≤Ai≤1.94Vp-p
Полоса оцифровки	≤625MHz
Тип связи	Связь по переменному току
Параметры низкоскоростного АЦП
Разрешение	16bit
Частота дискретизации	До 80 MSPS (опция)
SNR	77.6dBFS@7MHz
SFDR	93dB FS@7MHz
Число каналов	Два независимых канала
ENOB	12.6bit
Число каналов	Два независимых канала
Развязка каналов	93dBc
Параметры ПЛИС
Модель	XC7Z100-2FFG900I
Процессор	Двухъядерный ARM Cortex-A9 MPCore, до 1GHz
Логические ячейки	444K
LUTs	277.4K
Блочная память RAM	26.5Mb
DSP	2020
Триггеры	554.8K
Память
DDR3	PS: 1GB at 1600MT/s; PL: 2GB at 1600MT/s
Карта SD	32GB по умолчанию
Два модуля QSPI Flash	2*256Mbit
Интерфейсы связи
QSFP: скорость передачи 40 Гбит/с	Поддерживается
Последовательный отладочный порт USB	Поддерживается
Порты GPIO общего назначения	Поддерживается
Частота входного тактового сигнала	100MHz (внутренний или внешний, по выбору)
Форматы сигналов	Встроенные AM, FM, CW, FMCW (другие форматы разрабатываются пользователем)
Общие параметры
Питание	+12V DC / ≤2.5A (при полной нагрузке)
Габариты (Д×Ш×В)	181 mm × 100 mm × 38.3 mm (с радиатором)
Масса	≤680g

Характеристики могут изменяться без предварительного уведомления. Полные условия, назначение интерфейсов и сведения для заказа уточняйте у технических специалистов.

АРХИТЕКТУРА СИСТЕМЫ

Структурные схемы изделия

SYHS-DRFM структурная схема 1 — SYHS-DRFM / Схема 1 Открыть изображение ↗

Указания по эксплуатации

Перед использованием примите меры защиты от статического электричества и проверьте чистоту разъёмов.
При необходимости затягивайте соединительные гайки динамометрическим ключом.
Перед калибровкой проверьте глубину контактов разъёмов, чтобы не повредить калибровочные устройства.

БОЛЬШЕ ПРОДУКЦИИ